文|半導體產業縱橫

5nm良率還在改善，3nm剛剛投產，而各大晶圓廠對于2nm的角逐已經進入白熱化階段。自從2021年，IBM發布了全球首個2nm制造工藝，晶圓代工廠的2nm制程便像按了加速器般，整個芯片市場也將越來越多的精力向2nm轉移。

搶跑2nm

在2019年，臺積電便宣布啟動2nm工藝的研發。據悉，臺積電首個2nm工廠——新竹N2廠正在進行土地取得作業，該廠將分四期建設，共建設4座12英寸晶圓廠，有望在2024年為蘋果手機量產新一代芯片。

三星電子正計劃通過在未來三年內打造2nm工藝來追趕臺積電，目標是到 2025 年大規模生產先進的 2nm芯片，到 2027 年大規模生產 1.4nm 芯片。

自2021年提出IDM 2.0戰略后，英特爾瞄準了從7nm至1.8nm的多代制程研發計劃，計劃一年一代推進，其中2024年將量產2nm制程，2025年量產1.8nm制程。

近日，包括豐田汽車和索尼集團在內的八家日本公司合作成立了一家芯片公司Rapidus，目標是在2030年前開發和生產2nm及以下半導體，日本政府將向Rapidus投資700億日元（約4.93億美元）加入八家企業支持者行列。

甚至歐盟委員會也提出數字化轉型最新目標：到2030年，歐洲先進和可持續半導體的生產總值至少占全球生產總值的20%，生產能力沖刺2nm，能效達到今天的10倍。

先進制程的發展步伐正在加快，然而3nm技術還未完全成熟，為何已有多方開始布局2nm？

2nm如何成為香餑餑？

“到了未來的技術節點，間距微縮將減緩，硅晶體管似乎只能安全地微縮至2nm，而在那之后，我們可能就會開始使用石墨烯。”芯片制造的核心軟件EDA巨頭新思科技（Synopsys）研究專家Victor Moroz的這句話道出了2nm技術的重要性：2nm或許是硅芯片的最后一戰。

除材料的革新外，2nm還涉及諸多埃米制程新工藝，占據了2nm的技術優勢相當于領先掌握埃米制程。臺積電向來都是代工領域的先行者，這個節點對于臺積電來說，已成為必爭之地。

對于三星來說，2nm的研究進程在很大程度上受到了臺積電的推動。蘋果、英偉達、AMD、英特爾和高通向來都是先進技術產能的預定者，而在3nm制程中三星由于良率問題，導致訂單都向臺積電傾斜，一家獨大帶來價格攀升，此時若三星可以在2nm做出成績想必會得到不錯的收益。在產能面前臺積電向來都是擴產大戶，而EUV作為2nm制造最重要的設備，倘若不抓緊做動作，本就緊缺的EUV光刻機會不斷交付到臺積電手中，因此三星的步伐必須加快。

作為曾經的芯片制造巨頭英特爾，在10nm及7nm上被臺積電、三星拉開差距后，積極探索2nm及更先進制程的目的也是相對清晰，欲憑借先進制程的發展重回王者地位，搶占2nm高地是其必然要邁出的一步。

再來看看2nm對日本的意義。對于日本來說，在全球疫情、缺芯、產業變革以及地緣博弈的沖擊之下，各國力促半導體制造業回流、構建自主產業鏈的做法儼然已成為新的“較量場”。曾經在半導體領域輝煌又逐漸沒落、在設備和材料領域依舊保持強大競爭力的日本半導體業自然想要重回半導體制造高位，把技術掌握在自己手中，這個入口就是2nm。IBM宣布正與日本政府支持的芯片制造商Rapidus合作，以幫助其制造目前最先進的芯片。IBM是全球首個發布2nm芯片制造技術的公司，此次兩家公司聯手也符合今年5月美日宣布合作生產2nm的信息。

各大廠商為爭奪先進晶圓廠第一的寶座，競相把2nm作為先進制程競爭的拐點，然而2nm能否快速到來還存在較大疑問，畢竟2nm本身就是晶圓代工巨頭的一場賭注，其中還有諸多難題仍待攻克。

高墻壁壘諸多

技術攻克難

在“2nm技術戰”中，各家公司都分別在晶體管結構、光刻、材料、封裝等進行核心技術創新競爭。

背面供電技術就是三星、英特爾以及臺積電在2nm的共同選擇，不過想將背面供電技術應用在批量生產中仍有很長的路要走。比如英特爾背面電源網絡在晶圓加工過程中就存在諸多挑戰，包括如何在下一代RibbonFET晶體管周圍的狹小空間內圖案化電接觸特征，同時不影響其性能；以及怎樣減薄背面硅，以可重復和可控的方式提供盡可能直接和低電阻的連接等一系列問題。

同樣三星的MBCFET與臺積電的GAAFET都是首次應用，相關的蝕刻及量測問題尚待克服，材料、化學品等也需要提升，新工藝在整個制造過程中都有可能由于各環節的不兼容帶來諸多不穩定性。

光刻機陪跑

2nm工藝對EUV光刻機具有更高的依賴性，高數值孔徑的EUV技術以及光源、掩模工具等技術均亟待優化。在光刻過程中，互聯金屬電阻的惡化、高精度沉積與刻蝕工藝的需求、電路的三維集成與封裝技術的開發，都是2nm制程研發過程中必須解決的技術難題。

在光刻機的數量上，有日本專家做過推理和分析：在EUV層數方面，7nm+為5層，5nm為15層，3nm為32層，2nm將達45層。預計到2024年，啟動2nm的大規模生產，2025年生產規模擴大，到時所需新EUV光刻機數預計為62臺。而目前全球的EUV主要仰仗ASML，其一年的產能也只有50臺左右，EUV設備的產量依然是一大難題。

3nm良率尚且偏低

目前可以量產3nm的只有三星和臺積電兩家，其中三星在今年6月就開始量產3nm，但由于良率問題一直讓三星無法承接過多的訂單。據悉，三星3nm制程良率不超過20%，為此三星表示正在與美國公司Silicon Frontline Technology擴大合作，希望通過對方的ESD（靜電放電）預防技術，幫助三星晶圓廠改進前端（front-end）工藝和芯片性能。

在良率問題上，臺積電的水準向來是比三星高出很多，據臺媒消息，在臺積電PPT一頁內容上顯示，其N3E 工藝進展良好，且平均良品率達到了80%以上。不過根據此前版本劃分，N3是屬于常規版本，而N3E(Enhanced) 原本是性能增強版，原計劃是在N3量產后一年，2023年三季度之后才量產N3E。但根據目前不太理想的良率情況，N3E變成了精簡版，規格縮水。看來臺積電在3nm良率爬坡中也遇到了較大的阻力，因此才多次修正3nm藍圖。

3nm的良率尚且如此，何況2nm。

市場能有多大？

在前不久的IEDM會議上，Marvell公司公布了一些數據，援引IBS機構分析了各個工藝下芯片開發成本，其中28nm工藝只要4280萬美元，22nm工藝需要6300萬美元，16nm工藝需要8960萬美元。后面的先進工藝開發成本就直線上漲，7nm需要2.486億美元，5nm需要4.487億美元，3nm需要5.811億美元，而2nm工藝需要的開發資金是7.248億美元，人民幣約合50億。

也就是說，如果某家公司想要自己研發一款先進工藝芯片，比如2nm處理器，不說設計周期要幾年時間，光是投入的資金就得50億元， 再加上臺積電 3nm代工價目前已經突破2萬美元 (約合人民幣14.3萬元)，下游成本已大幅拉升。

在生產成本暴增下，芯片廠商勢必會將成本壓力轉嫁到下游客戶，但如今宏觀經濟前景黯淡，用戶消費越來越理性，手機、PC市場持續下滑，面對如此敏感的價格有多少終端廠商敢貿然提價，又有多少消費者肯出錢買單？

2nm的發展是否操之過急？

先進制程雖好，但實現難度既艱難適用范圍也有其局限性。在更廣闊的領域，如工業以及軍事領域，先進制程芯片反而沒有成熟制程芯片可靠。如民用芯片、工業芯片和軍用芯片所要求的正常工作的溫度范圍就有很大不同。民用級要求0℃~70℃、工業級要求-40℃~85℃、軍用級要求-55℃~125℃，這僅僅是溫度這一項指標，工業、軍用級芯片還有抗干擾、抗沖擊乃至航空航天級別的抗輻射等等要求，這些反而是更精密、更細小的先進制程芯片所難以達到的。

從應用領域來看，成熟制程已經能滿足大多數電子設備以及國防設備的智能化需求；從技術水平看，成熟制程也比先進制程更加穩定、可靠且產業鏈生態更加完備；最后在經濟成本上對比，對于量產規模不大、售價不高的中低端電子設備而言，成熟制程的芯片更具有性價比。況且多數應用領域并不需要用到更先進的2nm制程。對于一個復雜而龐大的芯片產業來說，制程并不是衡量芯片價值的唯一標準，良品率和產量同為重要。