文｜半導體產業縱橫

數據處理的增加、虛擬化的廣泛使用以及內存中計算的增加，使得服務器對CPU附加內存的需求呈指數級增長。人工智能、機器學習、大數據和分析等現代工作負載加劇了數據中心管理人員面臨的內存挑戰。訓練大型語言模型（LLM），如GPT-4、Llama 2和PaLM 2需要大的內存容量和計算能力。

隨著處理器核數的不斷增加，實現更快、更復雜的計算，就需要更多的內存。CXL內存可以提供所需的擴展內存容量。隨著下半年首批支持 CXL 2.0 的服務器 CPU 問世，CXL 有望正式進入商業化階段。

01、什么是CXL?

所謂CXL，也就是Compute Express Link。作為一種開放標準的高速互聯協議，CXL的推出主要是要解決計算器件和內存之間的互聯問題，主要是為了改善處理器與加速器、內存擴展設備等之間的通信。

從技術上看，CXL是通過現有的PCIe（Peripheral Component Interconnect Express）物理層傳輸信號，但在協議層面上引入了新的特性和改進，以顯著提升系統中處理器、加速器和內存設備之間的數據交換效率和一致性，使得資源共享具有更低的延遲，減少了軟件堆棧的復雜性，并降低了整體系統成本，為高性能計算和大規模數據處理提供了更為強大的支持。

CXL技術的背景可以追溯到PCIe (Peripheral Component Interconnect Express) 技術，PCIe是用于連接計算機內部組件的一種標準接口技術。PCIe設備可以發起一個DMA來訪問內存，只要知道目標物理地址即可。

CXL支持三種協議，分別是CXL.io、CXL.cache和CXL.memory。其中CXL.io主要用于傳統的I/O操作，與PCIe類似；CXL.cache和CXL.memory則提供了緩存一致性和內存訪問能力，使得CPU與加速器或內存擴展設備之間能夠共享和一致性地訪問內存。這對于加速器（如GPU、FPGA）而言尤為重要，因為它們可以更有效地訪問系統內存，而不必通過緩慢的I/O通道。

在CXL之前就有以IBM牽頭的OpenCAPI，ARM為代表支持的CCIX，AMD等支持的GenZ和Nvidia自行提出的Nvlink等等多種協議。雖然PCIe已經有了很多改進，但其難以滿足現代計算機處理器和加速器之間的高帶寬、低延遲通信需求。于是，CXL技術應運而生。

2019年3月，CXL的技術聯盟成立，全球頭部的CPU廠家與服務器廠家都參與其中。聯盟成立之初便推出了CXL1.0協議標準，英特爾的Sapphire Rapids處理器和AMD EPYC Genoa處理器均支持該技術。半年時間后發布了CXL1.1協議標準，后續首批落地的產品都是基于CXL1.1的標準。

2020年10月，聯盟發布了CXL2.0協議標準。CXL 2.0規范主要增加了內存池的支持，以最大限度地提高內存利用率，并且提供了對持久性內存的標準化管理，允許與DDR同時運行，從而可以釋放DDR用于其他用途。并且CXL 2.0規范也向后兼容CXL 1.1和CXL 1.0。在內存池方面，CXL 2.0支持切換以啟用內存池。使用CXL 2.0交換機，主機可以訪問池中的一個或多個設備。盡管主機必須支持CXL 2.0才能利用此功能，但內存設備可以是支持CXL 1.0、1.1和2.0的硬件的組合。在1.0/1.1中，設備被限制為一次只能由一臺主機訪問的單個邏輯設備。然而，一個2.0級別的設備可以被劃分為多個邏輯設備，允許多達16臺主機同時訪問內存的不同部分。通過轉向CXL 2.0直連架構，數據中心還可以獲得主內存擴展的性能優勢，以及池內存的效率和總體擁有成本(TCO)優勢。

2022年8月，聯盟發布了CXL3.0協議標準，增加了fabric的概念，支持多個Switch之間更高維度的互聯，可以應用到更高的體系架構中，實現進一步內存和帶寬的擴展。

CXL技術被視為下一個高頻寬內存技術，它通過建立高帶寬連接，使CPU、GPU和其他加速器之間能夠高速通信，從而實現更快速、更靈活的數據處理。CXL技術的發展預計將進一步提升服務器效率，在AI時代DRAM的受益程度不亞于GPU。隨著數據量與計算需求的急劇增加，傳統內存架構已難以滿足現代應用的需求，CXL的引入為實現更高的存儲帶寬與更低的延遲提供了可能。

到目前為止，CXL技術聯盟擁有超過200多家成員，CPU廠家、服務器廠家、存儲器廠家陸續加入，整個生態在飛速發展階段，各種各樣的產品已經落地應用。

02、2024年巨頭加速布局CXL 2.0

在此情況下，為了在AI浪潮中，拔得頭籌。巨頭也開始爭相布局CXL 2.0技術。

2023年初，英特爾發布了支持CXL1.1協議的SPR CPU，接著又發布了另外一款基于CXL1.1協議的EMR CPU。今年三季度，英特爾發布了兩款支持CXL2.0協議的CPU， Granite Rapids和Sierra Forest（已更名為“至強6”），CXL通道數從SPR和EMR的32個增加到64個。

至強6是英特爾第一代支持CXL 2.0規范的處理器，可商用部署。在至強6平臺上，CXL 2.0的一種用法是CXL內存和DDR內存交織，從而擴大容量，實現并發訪問，提高總峰值帶寬。

AMD也是2023年發布了支持CXL1.1協議的Genoa CPU，今年二季度發布了支持CXL2.0協議的第五代EPYC處理器，其家族代號為“Turin”。

與此同時，存儲巨頭也在加速布局CXL。

今年九月，SK海力士宣布，公司已將用于優化CXL（Compute Express Link）存儲器運行的自研軟件異構存儲器軟件開發套件（HMSDK）的主要功能成功搭載于全球最大的開源操作系統Linux上。這一進展標志著SK海力士在軟件競爭力方面也獲得了廣泛認可，有助于推動CXL技術在數據中心和服務器系統中的應用。

SK海力士HMSDK在不修改現有應用程序的情況下，將內存封裝的帶寬提高了30%以上。它通過基于現有內存和擴展的CXL內存之間的帶寬有選擇地分配內存來實現這一點。此外，該軟件通過基于訪問頻率的優化，將頻繁訪問的數據重新定位到更快的內存中，從而使性能比傳統系統提高了12%以上。

SK海力士正在與客戶一起驗證96 GB和128 GB容量的CXL 2.0內存。該公司計劃在今年年底開始大規模生產。

除了SK海力士，三星電子也積極投入CXL研發，2021年5月就推出了基于DDR5技術支持CXL互聯標準的內存模塊，并隨后發布了首款支持CXL內存平臺設計的開源軟件解決方案。

今年1月，三星宣布與開源軟件商Red Hat合作，在Red Hat Enterprise Linux (RHEL) 9.3操作系統中，首次成功驗證了CXL在真實用戶環境中的運行，包括內存識別、讀取和寫入操作。6月，隨著實際應用研究進入最后階段，三星宣布已建立由Red Hat認證的CXL基礎設施。7 月 ，三星電子內存部門新業務規劃團隊負責人 Choi Jang Seok 表示，三星將在年底開始量產符合 CXL 2.0 協議的 256GB CMM-D 2.0 模塊。

10月份，三星展示了其在CXL技術方面的進展，其計劃在2024年底前量產符合CXL 2.0協議的256GB CMM-D，且同聯想一道完成了業界首個 128GB CMM-D CXL 內存模塊聯合驗證。受測 CMM-D 模塊搭載三星電子 12nm 級 32Gb DDR5 DRAM 顆粒與瀾起科技的新一代 CXL 控制器，相較以往產品帶寬提升 10%，延遲降低 20%，在支持 CXL 的聯想服務器上成功進行了測試。

除 CMM-D 外，三星電子還規劃了多個類型的 CXL 存儲產品，包含配備多個 CMM-D 模塊的 CMM-B 內存盒模組、同時搭載 DRAM 內存和 NAND 閃存顆粒的 CMM-H 混合存儲模組。

03、CXL 3.1也來了

自2019年首次發布以來，CXL在過去幾年里已經演進到了CXL 3.1標準。在適用范圍方面，也從一開始的僅支持有限功能，增加到對橫向擴展 CXL 進行了額外的結構改進、新的可信執行環境增強以及內存擴展器的改進。

CXL 3.0響應了設備供應商的需求，將比CXL 1.X版本提升了帶寬，并將一些原本復雜的標準設計簡單化，確保易用性。這是2020年CXL 2.0標準引入內存池和CXL開關功能之后較大的改動，CXL 3.0將側重于物理和邏輯層面的升級，在物理層面，CXL將每通道吞吐量提升了一倍，達到64GT/s。在邏輯層面，CXL 3.0擴招了標準邏輯能力，允許更復雜的連接拓撲，以及一組CXL設備內可以靈活實現內存共享和內存訪問。相對于CXL 1.X和CXL 2.0建立在PCIe 5.0之上，CXL 3.0與PCIe 6.0規范進行合并，這也使得CXL 3.0成為標準建立以來第一次物理層更新。

CXL 3.1是對CXL 3.0版本的漸進性的更新，新規范對橫向擴展 CXL 進行了額外的結構改進、新的可信執行環境 ehnahcments 以及對內存擴展器的改進。

如今，眾多廠商正在布局CXL3.0和3.1。

最近，SK海力士和一家韓國上市IC設計公司簽訂了一份311億韓元規模的CXL（Compute Express Link）高速互聯存儲器控制器設計合約，期限至2026年6月30日。考慮研發所需時間，預計CXL3.0或3.1芯片將通過臺積電5納米制程量產。

今年11月，AMD 發布第二代 Versal Premium 系列自適應 SoC 平臺。這也是FPGA 行業首款在硬 IP 中采用 CXL3.1 與 PCIe Gen6 并支持 LPDDR5 存儲器的器件，實現了業界領先的高帶寬主機 CPU 與加速器的連接。與CXL 2.0相比，能夠實現兩倍的帶寬，并且可以利用NUMA輕松與現有的軟件集成。第二代 AMD Versal Premium 系列開發工具預計將于 2025 年第二季度提供，隨后于 2026 年初提供芯片樣片。預計將于 2026 年下半年開始量產出貨。

三星電子內存部門新業務規劃團隊負責人 Choi Jang Seok稱：“當 CXL 3.1 和池化（可在多個主機間共享 CXL 內存資源）技術得到支持后，CXL 市場將在 2028 年左右全面開花。”